[구 정보처리기사] 2과목_전자 계산기 구조

 

SSD(Solid State Drive)

 - 초고속 반도체 메모리를 저장 매체로 사용하는 대용량 저장 장치

SLC	셀당 비트 1
MLC	2
TLC	3

 

 

중앙처리장치(CPU)

CISC	명령어 개수가 많고 길이가 다양. 회로 복잡
RISC	명령어 개수가 적고 길이 고정. 회로 단순 프로그램 코드 길이는 길어짐. 레지스터 개수 많음 파이프라인 구현이 용이

 

 

메모리(기억장치) 계층구조

 - 메모리를 필요에 따라 여러 가지 종류로 나누어 둠

CPU 레지스터	비쌈 ▲  |  |  |  |  가격  |  |  | ▼ 저렴	빠름 ▲  |  |  |  |  속도  |  |  | ▼ 느림	작음 ▲  |  |  |  |  용량  |  |  | ▼ 큼
캐시기억장치
				메인 메모리(주기억장치)
				하드 디스크(보조기억장치)

 

 

069. 플립플롭

 - 전원이 공급되는 한, 상태의 변화를 위한 신호가 발생할때까지 현재의 상태 유지

 - 레지스터를 구성하는 기본 소자

RS	- 기본 플립플롭 - S와 R선의 입력을 조절하여 임의의 Bit 값을 그대로 유지시키거나 무조건 0 또는 1의 값을 기억
JK	- RS플립플롭에서 S=R=1일때의 결점(미동작) 보완 - RS FF의 입력선 S와 R을 JK FF의 입력선 J와 K로 사용함 - 모든 플립플롭의 기능 포함
D	- 입력하는 값 그대로 저장 - RS 플립플롭의 R선에 인버터를 추가하여 S선과 하나로 묶어서 입력선 구성
T	T=0인 경우 변화가 없고 T=1인 경우 현재의 상태를 토글
M/S	출력 측의 일부가 입력 측에 피드백되어 유발되는 레이스 현상을 없애기 위해 고안된 플립플롭

 

 

 

079. 주요 레지스터

프로그램 카운터/계수기(PC)	- 다음 번에 실행할 명령어의 번지를 기억 - 분기 명령이 실행되는 경우 그 목적지 주소로 갱신
명령 레지스터(IR)	현재 실행중인 명령의 내용을 기억
누산기(AC)	연산된 결과를 일시적으로 저장
상태 레지스터	오버플로, 언더플로, 자리올림, 계산상태, 인터럽트 등의 PSW를 저장 *  PSW: 시스템 내부의 순간순간의 상태가 기록된 정보
메모리 주소 레지스터(MAR)	기억장치를 출입하는 데이터의 번지를 기억
메모리 버퍼 레지스터(MBR)	기억장치를 출입하는 데이터가 잠시 기억됨
인덱스 레지스터	주소의 변경, 서브루틴 연결 및 프로그램에서의 반복 연산의 횟수를 셈 * 사용자가 내용 변경 가능
데이터 레지스터	연산에 사용될 데이터 기억
시프트 레지스터	저장된 값을 왼쪽/오른쪽으로 1Bit씩 자리를 이동
메이저 스테이터스 레지스터	CPU의 메이저 상태 저장

 

 

086. 명령어 형식

3 번지 명령어	Operand부가 3개로 구성되는 명령어 형식으로 여러개의 범용 레지스터를 가진 컴퓨터에서 사용
2 번지 명령어	Operand부가 두 개로 구성되는, 가장 일반저긍로 사용하는 명령어 형식
1 번지 명령어	Operand부가 1개로 구성
0 번지 명령어	- Operand부 없이 OP-Code 부만으로 구성 - 모든 연산은 Stack 메모리의 Stack Pointer가 가리키는 Operand를 이용해서 수행 - 모든 연산은 스택에 있는 자료를 이용하여 수행하기 때문에 스택 머신이라고도 함 - 원래 자료 안남음

 

 

089. 마이크로 오퍼레이션(Micro Operation)의 정의

 - Instruction을 수행하기 위해 CPU 내의 레지스터와 플래그가 의미 있는 상태 변환을 하도록 하는 동작

 

 

090. Micro Cycle Time 부여 방식

* Micro Cycle Time: 한 개의 Micro Operation을 수행하는 데 걸리는 시간

동기 고정식 (Synchronous Fixed)	- 모든 마이크로 오퍼레이션의 동작 시간이 같다고 가정하여 CPU Clock의 주기를 Micro Cycle Time과 같도록 정의 - 모든 마이크로 오퍼레이션 중에서 동작 시간이 가장 긴 마이크로 오퍼레이션의 동작 시간을 Micro Cycle Time으로 정함 장점: 제어기의 구현 단순 단점: CPU의 시간 낭비 심함
동기 가변식 (Synchronous Variable)	- 동작 시간이 유사한 마이크로 오퍼레이션들끼리 그룹을 만들어, 각 그룹별로 서로 다른 Micro Cycle Time을 정의 - 마이크로 오퍼레이션들의 수행시간이 현저한 차이를 나타낼 때 사용 - 동기 고정식에 비해 CPU의 시간 낭비 줄일 수 있는 반면, 제어기의 구현은 복잡
비동기식 (Asynchronous)	- 모든 마이크로 오퍼레이션에 대하여 서로 다른 Micro Cycle Time을 정의 - CPU의 시간 낭비는 전혀 없으나 제어기가 매우 복잡해지기 때문에 실제로는 거의 사용되지 않음

 

 

102. 입·출력(Input-Output) 제어 방식

- Cycle Steal

 -> 데이터 채널(DMA 제어기)과 CPU가 주기억장치를 동시에 Access할 때 우선순위를 데이터 채널에게 주는 방식

 -> 한 번에 한 데이터 워드를 전송하고 버스의 제어를 CPU에게 돌려줌

  - 자료 전송 빠르게 처리

Interrupt	Cycle Steal
주기억장치 사이클 정지X	주기억장치 사이클 한 주기가 정지
CPU의 상태 보존 필요	CPU 상태 보존 필요X

 

 

106. 인터럽트 우선순위

 - 전원 이상 > 기계 착오 > 외부 신호 > 입출력 > 명령어 잘못 > 프로그램 검사 > SVC(SuperVisor Call)

 

 

109. ROM(Read Only Memory)

 - 기억된 내용을 읽을 수만 있는 기억장치. 쓰기X

 - 비휘발성

*microprogram, bootstrap loader, display character code 기억

 

 

111. 반도체 기억소자의 구성

 - RAM/ROM의 구성

- RAM/ROM의 용량 계산

 ->주소선의 수는 주소를 지정하는 MAR, 그리고 다음에 실행할 명령의 주소를 가지고 있는 PC의 크기와 같고, Data Bus의 비트 수는 읽어온 또는 저장할 자료를 잠시 보관하는 MBR, 그리고 읽어온 명령어를 저장하는 IR의 크기와 같다

주소선의 수 = MAR = PC=Address Bus(주소 버스)

Data Bus의 비트 수=MBR=IR

*Data Bus: 워드의 크기. 데이터 버스가 8Bit라면 워드의 크기가 8Bit

기출 31. 기억장치 용량이 1M 워드(word)이고 1워드가 32비트일 때 PC, MAR, MBR의 각 비트수는?

①  PC: 20비트, MAR: 20비트, MBR: 32비트 ②  PC: 20비트, MAR: 32비트, MBR: 32비트 ③  PC: 32비트, MAR: 20비트, MBR: 20비트 ④  PC: 32비트, MAR: 32비트, MBR: 20비트 정답: ①

 

 

115. 연관 기억장치(Associative Memory)

- 기억장치에서 자료를 찾을 때 주소에 의해 접근하지 않고, 기억된 내용의 일부를 이용하여 접근

- 캐시 메모리나 가상 메모리 관리 기법에서 사용하는 Mapping Table에 사용

 

 

118. 가상기억장치(Virtual Memory)

 - 기억 용량이 작은 주기억장치를 마치 큰 용량을 가진 것처럼 사용할 수 있도록 하는 운영체제의 메모리 운영 기법

 - 목적: 주기억장치의 용량 확보

 - 하드웨어적으로 실제로 존재하는 것이 아니고 소프트웨어적인 방법으로 보조기억장치를 주기억장치처럼 사용

 - 사용자 프로그램을 여러 개의 작은 블록으로 나누어서 보조기억장치 상에 보관해 놓고 프로그램 실행 시 필요한 부분들만 주기억장치에 적재

 - 주기억장치의 이용률과 다중 프로그래밍의 효율을 높일 수 있다

 

 

119. 플린(Flynn)의 병렬 컴퓨터 분류

SISD (Single Instruction stream Single Data stream)	- 명령 하나가 자료 하나 처리
SIMD	- 한 개의 명령으로 여러 Data를 동시에 처리
MISD (Multi Instruction stream Single Data stream)	- 다수의 처리기에 의해 각각의 명령들이 하나의 Data를 처리
MIMD	- 다수의 처리기가 각각 다른 명령 흐름과 자료 흐름을 가지고 여러 개의 자료를 처리